発表概要

高速デジタルインターフェースのプリント基板設計では、ビアやコネクタなどの不連続部における反射・漏洩（放射）・クロストークに起因した受信波形の品質劣化が課題となっており、電磁界解析による設計・検証が行われています。
しかし、伝送レートの高速化にともない、既存設計の寸法調整（パラメトリック最適化）では十分な性能確保が難しくなりつつあり、より自由度の高い形状設計手法が求められています。

本講演では、プリント基板のビアの設計を例に、CST×Toscaによるノンパラメトリック最適化の適用に向けた初期検討について紹介します。

発表資料

発表者

玉木 雄三

設計技術開発センター EMプラットフォーム技術部　高速伝送回路グループ　主任研究員  ー  三菱電機株式会社

2018年 三菱電機株式会社入社。高速SerDesやDDR等の高速デジタルインタフェースを対象としたプリント基板の実装設計技術（Signal Integrity）に関する研究開発に従事。EMCおよびアナログセンサに関する開発も担当。
趣味：アマチュア無線。